12小时，一套AI系统完成了一颗可运行代码的处理器设计。不是模拟，不是概念验证——是一套完整的设计文件，可直接送往晶圆厂投产。
Verkor.io的Design Conductor系统仅凭一份219词的规格说明书，生成了VerCore RISC-V处理器。该设计达到1.5千兆赫兹时钟频率，性能相当于2011年前后的笔记本电脑处理器。Verkor.io联合创始人苏雷什·克里希纳将这一突破定性为与现有AI辅助芯片设计的本质区别：「我们学到的关键是，更好的方法让AI智能体解决整个问题。」
Design Conductor本身并非AI模型。它是一个「马具」（harness）——一套软件框架，引导大语言模型按人类芯片架构师的工作流程逐步推进。从自然语言规格说明书出发，系统解析需求、编写并调试寄存器传输级代码，随后迭代处理功耗分配、信号时序、物理布局等子任务。最终输出GDSII文件，这是晶圆代工厂接受的行业标准格式。
关键区别在此。Synopsys和Cadence这两大芯片设计软件巨头，已在工具中引入AI智能体，但这些智能体仅自动化特定子任务——时序分析、功耗优化——人类架构师仍担任协调者角色。Design Conductor完全取消了这个协调层。Verkor.io创始工程师拉维·克里希纳描述该工作流「模拟了人类工程师的传统流程」。系统每次迭代都对照原始规格说明书，仅在必要时调用外部工具。
12小时的设计耗时引发了关于并行化的质疑。拉维·克里希纳指出，芯片设计中的并非所有任务都能轻松并行。但他认为趋势比当前数字更有意义：「我记得去年中期，我们尝试用当时的模型构建浮点乘法器——那稍微超出了它们的能力。」而到2026年4月，同一方法已能生成完整的RISC-V核心。
1.5GHz的性能水平——大致相当于2011年前后的笔记本电脑处理器——反映的是现代处理器设计的真实复杂度，而非该方法的根本限制。达到1.5GHz、能够实际启动并执行指令的设计，代表的是一颗可信的可工作处理器，而非玩具演示。
这预示着从规格说明书到硅片的路径正在收窄。传统CPU设计周期对于复杂芯片需要18个月以上；AI驱动的设计可将其压缩至数天。瓶颈从人类工程工时转向AI模型能力和设计「马具」的质量。竞争优势将集中于此——不是靠招聘数百名RTL工程师，而是构建AI基础设施和规格说明书编写能力来有效引导智能体。
注意事项是真实的。Verkor的结果尚未经独立验证。现代旗舰处理器运行在3-4GHz，具备复杂的乱序执行流水线和庞大的缓存层次结构；匹配这一性能水平仍远超当前AI能力。物理约束——热管理、工艺波动、良率——只有在实际流片时才会显现，而非GDSII模拟能揭示。
尽管如此，这标志着一个门槛。一颗完整处理器，由简短的自然语言描述驱动、由自主AI智能体生成。不是基准测试，不是碎片，而是可直接送往台积电的设计。这项能力两年前还不存在。